9月18日消息，国产供电在EUV光刻机一时间无法量产的芯片情况下，国产半导体芯片突围需要验证多种技术路线，验证V也除了上午提到的背部GAA晶体管结构之外，同样也在攻克BSPD背部供电技术。设计上

BSPD（也有写做PSBDN，无需Backside Power Delivery Network）跟GAA技术是同款不同的方向，GAA改变的技术是晶体管结构和性能，BSPD改变的国产供电是芯片的电路布局，可以将供电电路布置在背面，芯片释放出来的验证V也面积用于改善正面的布局。

BSPD带来的背部好处同样是多方面的，缩短了供电路径（这点上跟华为提出的设计上韬定律有异曲同工之妙），缩小了面积，无需提高了密度，同款背部的空间还可以大幅降低压降，开关频率更高，也就是性能更强了。

BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，Intel在当前量产的18A工艺中率先使用了BSPD技术，他们的名字是PowerVia，对密度及电路利用率提升了10%，压降降低了30%。

台积电原计划是在2nm节点的N2工艺上才量产BSPD技术的，他们用的名字为SRR（Super Power Rail），但最新的计划是在A16工艺上才会使用SRR技术，NVIDIA的下一代GPU Faymman架构会首发A16，该工艺适合高性能HPC，不太适合移动处理器。

三星之前也计划在2nm节点用上BSPD技术，不过实际上并没有，随着1.4nm节点进度调整，估计不会很快见到该技术量产。

回到本文话题，国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，涉及到了SMIC、AMEC、Naura三家公司，其中一个是国产工艺的龙头，2个是半导体设备的龙头，研发ALD原子沉积设备已经通过了验证。

不过最终的量产时间还没确定的信息，应该不会很快，不论是GAA还是BSPD技术对工艺的改动都很大，而且有利有弊，不可能会很顺利，真正量产估计要等未来的等效2nm工艺节点，毕竟其他几家都是在2nm或者18A节点才量产这个技术的。

多说一句，在绕过EUV量产等效5nm、3nm、2nm甚至比较遥远的1nm工艺上，国内的半导体公司是认真的，但是这也跟研发EUV光刻机并不冲突，不同的路线是互补而非互斥。

EUV及更深一步的High NA EUV使用起来代价也很大，不用EUV也能制造出先进芯片，这些技术搞定了，就会是台积电、Intel、三星等公司不具备的竞争优势。